Ver Resultado de Investigación - Prisma - Unidad de Bibliometría

Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores hardware.

Tipo: Patente
Titulares:
UNIVERSIDAD DE SEVILLA (100%)
Solicitud
29-11-2001
Concesión
18-10-2004
Familia
PCT/ES2002/000571
Método para análisis y test funcional de circuito digitales de gran dimensión mediante emuladores HARDWARE.Parte de un número indefinido de eventos o condiciones (1), (1')... (1n ), respectivos circuitos detectores (2), (2')... (2n), actuantes en combinación con un detector de flanco (3), que recibe información del pad externo de reactivación (4), y con la colaboración de un pad externo (5) de control, del sistema, es posible vigilar tanto eventos deterministas como eventos temporales, concretamente vigilar una condición determinista en tiempo de ejecución, vigilar una condición temporal en tiempo de ejecución, generar una señal o bandera que registre el evento, cualquiera que sea su naturaleza, congelar el circuito para facilitar su análisis desde un sistema gráfico o similar, y comunicar al sistema que se ha producido un evento e identificar cuál de los eventos programados se ha producido.
Materia: Física
CIP: G01R31/3183 (2006.01); G06F11/26 (2006.01)
CPC: G01R31/282 (ES); G01R31/3181 (ES); G06F11/261 (EP)