Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria

Tipo: Patente
Titulares:
UNIVERSIDAD DE SEVILLA (100%)
Solicitud
05-01-2014
Concesión
19-08-2016
Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria que comprende una pluralidad de circuitos digitales organizados en dos niveles de memoria: principal y secundaria. El reconocedor de la invención permite identificar un conjunto determinado de patrones de bits a partir de una secuencia de bits de entrada así como modificar dinámicamente los patrones a reconocer. El circuito que constituye la memoria principal implementa una máquina de estados genérica que puede reconocer cualquier secuencia de dos bits (subFSM). El circuito que constituye la memoria secundaria almacena todas las subFSM necesarias para reconocer un conjunto de patrones de bits dado. Estas subFSM son transferidas a memoria principal cuando son requeridas por la secuencia de bits de entrada al reconocedor.
Materia: Física
CIP: G06F7/02 (2006.01)
CPC: G06F7/02 (ES)