Improving speed of tunnel FETs logic circuits

Avedillo, M. J. ; Núñez, J.

Tipo: Artículo
Año de Publicación: 2015
Volumen: 51
Número: 21
Páginas: 1702 - 1703
Acceso abierto: Vía verde
Fuente Nº Citas Fecha Actualización
scopus524-09-2022
wos524-09-2022
Dimensions
PlumX
Altmetric

Año: 2015

Journal Impact Factor (JIF): 0.854

CategoríaEdiciónPosiciónCuartilTercilDecil
ENGINEERING, ELECTRICAL & ELECTRONICSCIE170/257Q3T2D7

Año: 2017

Journal Citation Indicator (JCI): 0,480

CategoríaPosiciónCuartilTercilDecilPercentil
ENGINEERING, ELECTRICAL & ELECTRONIC177/306Q3T2D642,32

Año:

2015

CiteScore:

2.200

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering233/660Q2T2D4

SJR año:

2015

Factor de Impacto:

0.470

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering212/637Q2T1D4
No existen datos para la revista de esta publicación.
Agencia Código de Proyecto
FEDERTEC2013-40670-P
Ministerio de Economia y Competitividad del Gobierno de Espana-
Nota: los datos sobre financiación provienen de la WOS
# Autor Afiliación
1Avedillo, M. J. Universidad de Sevilla (Spain)
2Núñez, J.Universidad de Sevilla (Spain)