Efficient realisation of MOS-NDR threshold logic gates

Núñez, J. ; Avedillo, M. J.; Quintana, J. M.

Tipo: Artículo
Año de Publicación: 2009
Volumen: 45
Número: 23
Páginas: 1158 - 1159
Fuente Nº Citas Fecha Actualización
scopus1609-10-2021
wos1116-10-2021
Dimensions
PlumX
Altmetric

Año (SCIE): 2009

Factor de Impacto (SCIE): 0.970

CategoríaEdiciónPosiciónCuartilTercilDecil
ENGINEERING, ELECTRICAL & ELECTRONICSCIE124/246Q3T2D6

SJR año:

2009

Factor de Impacto:

0.665

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering130/554Q1T1D3
No existen datos para la revista de esta publicación.

¿En qué bases de datos está indexada la revista?
Ver información en MIAR

No existen datos para la publicación.
Agencia Código de Proyecto
Junta de AndaluciaTIC-2961
Spanish GovernmentTEC2007-67245/MIC
Nota: los datos sobre financiación provienen de la WOS
# Autor Afiliación
1Núñez, J. Universidad de Sevilla (Spain)
2Avedillo, M. J.Universidad de Sevilla (Spain)
3Quintana, J. M.Universidad de Sevilla (Spain)