Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits

Parra, Pilar ; Castro, Javier; Valencia, Manuel; Acosta, Antonio J.

Tipo: Ponencia
Año de Publicación: 2005
Volumen: 5837
Páginas: 1003 - 1014
Fuente Nº Citas Fecha Actualización
scopus027-11-2021
wos027-11-2021
Dimensions
PlumX
Altmetric

Año:

2011

CiteScore:

0.800

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering360/589Q3T2D7
Applied Mathematics278/381Q3T3D8
Condensed Matter Physics273/383Q3T3D8
Electronic, Optical and Magnetic Materials134/183Q3T3D8
Computer Science Applications342/453Q4T3D8
No existen datos para la revista de esta publicación.
No exiten datos para esta publicación
# Autor Afiliación
1Parra, Pilar Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
2Castro, JavierCSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
3Valencia, ManuelUniversidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
4Acosta, Antonio J.Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)