Selective Clock-Gating for Low-Power Synchronous Counters

Parra, P; Acosta, AJ ; Jimenez, R; Valencia, M

Tipo: Artículo
Año de Publicación: 2005
Volumen: 1
Número: 1
Páginas: 11 - 19
Fuente Nº Citas Fecha Actualización
wos304-12-2021
Dimensions
PlumX
Altmetric

Año:

2011

CiteScore:

0.900

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering349/589Q3T2D6

SJR año:

2009

Factor de Impacto:

0.116

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering452/554Q4T3D9
No existen datos para la revista de esta publicación.
Agencia Código de Proyecto
Ministerio de Educacion y Ciencia of Spain, under Project DOCTEC2004-01509
Nota: los datos sobre financiación provienen de la WOS
# Autor Afiliación
1Parra, PConsejo Superior de Investigaciones Cientificas (CSIC) (Spain)
2Acosta, AJ Consejo Superior de Investigaciones Cientificas (CSIC) (Spain)
3Jimenez, RUniversidad de Huelva (Spain)
4Valencia, MConsejo Superior de Investigaciones Cientificas (CSIC) (Spain)