VULNERABILIDAD Y ANÁLISIS DIFERENCIAL MEDIANTE INSERCIÓN DE FALLOS DE CIFRADORES TRIVIUM EN FPGA Y ASIC

Potestad Ordoñez, Francisco Eugenio

Tipo: Tesis
Año de Publicación: 2019
Nota: Sobresaliente "Cum Laude"
Fecha de lectura: 05/03/2019
Lugar de lectura: Universidad de Sevilla
Próg. doctorado: Programa de Doctorado en Ingeniería Informática (RD. 99/2011)
Fuente Nº Citas Fecha Actualización
dialnet002-11-2021
No exiten datos para esta publicación
# Autor Departamento
1Potestad Ordoñez, Francisco EugenioTecnología Electrónica
# Director de la tesis Departamento
1Jimenez Fernandez, Carlos JesusTecnología Electrónica
2Valencia Barrero, ManuelTecnología Electrónica
# Tutor de la tesis Departamento
1Valencia Barrero, ManuelTecnología Electrónica