Methodology for MOS transistor mismatch parameter extraction and mismatch simulation

Serrano-Gotarredona, T.; Linares-Barranco, B.

Fuente Nº Citas Fecha Actualización
scopus304-12-2021

Año:

2011

CiteScore:

1.700

CategoríaPosiciónCuartilTercilDecil
Electrical and Electronic Engineering245/589Q2T2D5
No existen datos para la revista de esta publicación.
No exiten datos para esta publicación
# Autor Afiliación
1Serrano-Gotarredona, T.Natl Microelectronics Cent (Spain)
2Linares-Barranco, B.Natl Microelectronics Cent (Spain)