Gate-level simulation of CMOS circuits using the IDDM model

Bellido, M. J.; Juan-Chico, J.; Ruiz De Clavijo, P.; Acosta, A. J.; Valencia, M.

Tipo: Ponencia
Año de Publicación: 2001
Volumen: 5
Páginas: 483 - 486
Fuente Nº Citas Fecha Actualización
scopus027-11-2021
No exiten datos para esta publicación
# Autor Afiliación
1Bellido, M. J.Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
2Juan-Chico, J.Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
3Ruiz De Clavijo, P.Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
4Acosta, A. J.Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)
5Valencia, M.Universidad de Sevilla; CSIC - Instituto de Microelectronica de Sevilla (IMS-CNM) (Spain)