Useful logic blocks based on clocked series-connected RTDs

Pettenghi, H ; Avedillo, MJ; Quintana, JM

Tipo: Ponencia
Año de Publicación: 2004
Páginas: 593 - 595
Fuente Nº Citas Fecha Actualización
scopus528-01-2023
wos428-01-2023
No exiten datos para esta publicación
# Autor
1Pettenghi, H 
2Avedillo, MJ
3Quintana, JM