Francisco Eugenio Potestad Ordoñez

Profesor Sustituto Interino
fpotestad@us.es
Área de conocimiento: Tecnología Electrónica
Departamento: Tecnología Electrónica
Grupo: DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES Y MIXTOS (TIC-180)
Tipo Año Título Fuente
Artículo2021 Experimental fia methodology using clock and control signal modifications under power supply and temperature variations SENSORS
Artículo2021 Trivium stream cipher countermeasures against fault injection attacks and DFA IEEE ACCESS
Artículo2020 An academic approach to FPGA design based on a distance meter circuit IEEE REVISTA IBEROAMERICANA DE TECNOLOGIAS DEL APRENDIZAJE-IEEE RITA
Artículo2020 Breaking trivium stream cipher implemented in asic using experimental attacks and dfa SENSORS
Ponencia2020 Desarrollo de un juego sobre FPGA mediante trabajo en equipo XIV Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica: Proceedings TAEE2020 = XIV Conferência em Tecnologias Aplicadas ao Ensino da Eletrónica = XIV Conference on Technology, Teaching and Learning of Electronics
Ponencia2020 Hamming-code based fault detection design methodology for block ciphers Proceedings - IEEE International Symposium on Circuits and Systems
Ponencia2020 Learning VHDL through teamwork FPGA game design Proceedings - 2020 14th Technologies Applied to Electronics Teaching Conference, TAEE 2020
Ponencia2019 Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher Proceedings - 33rd Conference on Design of Circuits and Integrated Systems, DCIS 2018
Ponencia2018 Distance measurement as a practical example of FPGA design 2018 XIII TECHNOLOGIES APPLIED TO ELECTRONICS TEACHING CONFERENCE (TAEE)
Ponencia2018 Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación Tecnología, Aprendizaje y Enseñanza de la Electrónica : Actas del XIII Congreso de Tecnología, Aprendizaje y Enseñanzade la Electrónica, Tenerife, 20-22 de junio, 2018
Ponencia2018 FPGA design example for maximum operating frequency measurements 2018 XIII TECHNOLOGIES APPLIED TO ELECTRONICS TEACHING CONFERENCE (TAEE)
Ponencia2017 Experimental and timing analysis comparison of FPGA trivium implementations and their vulnerability to clock fault injection 2016 Conference on Design of Circuits and Integrated Systems, DCIS 2016 - Proceedings
Artículo2017 Vulnerability analysis of trivium FPGA implementations IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS
Ponencia2016 Diseño de circuitos integrados y seguridad de circuitos criptográficos frente a ataques III Jornada de investigación y postgrado: Libro de Actas
Ponencia2016 Fault attack on FPGA implementations of Trivium stream cipher 2016 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)
Ponencia2016 Fault injection on FPGA implementations of trivium stream cipher using clock attacks TRUDEVICE 2016: 6th Conference on Trustworthy Manufacturing and Utilization of Secure Devices (2016).

Proyectos de Investigación

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
01/09/2021 31/08/2025 Investigador/a Diseño, implementación y validación en hardware de una Raíz de confianza resistente a ataques, para sistemas empotrados seguros (PID2020-116664RB-I00) Ministerio de Ciencia e Innovación (Nacional)
30/12/2016 29/12/2019 Investigador/a Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R) Ministerio de Economía y Competitividad (Nacional)
01/01/2014 30/09/2017 Investigador/a Cesar: Circuitos Microelectrónicos Seguros Frente a Ataques Laterales (TEC2013-45523-R) Ministerio de Economía y Competitividad (Nacional)
El investigador no tiene ningún resultado de investigación asociado