Manuel Valencia Barrero

Catedrático de Universidad
manolov@us.es
Área de conocimiento: Tecnología Electrónica
Departamento: Tecnología Electrónica
Grupo: DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES Y MIXTOS (TIC-180)
Instituto de Inv.: I3US
Prog. doctorado: Programa de Doctorado en Ingeniería Informática (RD. 99/2011)
Tipo Año Título Fuente
Artículo2020 An Academic Approach to FPGA Design Based on a Distance Meter Circuit IEEE REVISTA IBEROAMERICANA DE TECNOLOGIAS DEL APRENDIZAJE-IEEE RITA
Artículo2020 ASIC design and power characterization of standard and low power multi-radix trivium IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS
Artículo2020 Breaking trivium stream cipher implemented in asic using experimental attacks and dfa SENSORS
Ponencia2020 Hamming-Code Based Fault Detection Design Methodology for Block Ciphers 2020 IEEE International Symposium on Circuits and Systems (ISCAS)
Ponencia2019 Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher Proceedings - 33rd Conference on Design of Circuits and Integrated Systems, DCIS 2018
Ponencia2018 Distance measurement as a practical example of FPGA design 2018 XIII TECHNOLOGIES APPLIED TO ELECTRONICS TEACHING CONFERENCE (TAEE)
Ponencia2018 Ejemplo de diseño FPGA para medidas de máximas frecuencias de operación Tecnología, Aprendizaje y Enseñanza de la Electrónica : Actas del XIII Congreso de Tecnología, Aprendizaje y Enseñanzade la Electrónica, Tenerife, 20-22 de junio, 2018
Ponencia2018 Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher 2018 XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS)
Ponencia2018 FPGA design example for maximum operating frequency measurements 2018 XIII TECHNOLOGIES APPLIED TO ELECTRONICS TEACHING CONFERENCE (TAEE)
Ponencia2018 Medición de distancias como ejemplo práctico de diseño en FPGAs Tecnología, Aprendizaje y Enseñanza de la Electrónica : Actas del XIII Congreso de Tecnología, Aprendizaje y Enseñanzade la Electrónica, Tenerife, 20-22 de junio, 2018
Ponencia2017 Experimental and timing analysis comparison of FPGA trivium implementations and their vulnerability to clock fault injection 2016 Conference on Design of Circuits and Integrated Systems, DCIS 2016 - Proceedings
Artículo2017 Vulnerability Analysis of Trivium FPGA Implementations IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS
Ponencia2016 Creating helping posters for electronic labs Proceedings of 2016 Technologies Applied to Electronics Teaching, TAEE 2016
Ponencia2016 Diseño de circuitos integrados y seguridad de circuitos criptográficos frente a ataques III Jornada de investigación y postgrado: Libro de Actas
Ponencia2016 Educational applications of a pico-processor design Proceedings of 2016 Technologies Applied to Electronics Teaching, TAEE 2016
Ponencia2016 Experimental and Timing Analysis Comparison of FPGA Trivium Implementations and their Vulnerability to Clock Fault Injection 2016 CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2016)
Ponencia2016 Fault attack on FPGA implementations of Trivium stream cipher 2016 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)
Ponencia2014 A message transmission system with lightweight encryption as a project in a Master subject Proceedings of XI Tecnologias Aplicadas a la Ensenanza de la Electronica (Technologies Applied to Electronics Teaching), TAEE 2014
Ponencia2013 Low power implementation of Trivium stream cipher INTEGRATED CIRCUIT AND SYSTEM DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION
Ponencia2010 High Radix Implementation of Montgomery Multipliers with CSA 2010 INTERNATIONAL CONFERENCE ON MICROELECTRONICS
Ponencia2010 Innovative learning and teaching methodology in electronic technology area: A case of study in computer science university degrees 2010 IEEE Education Engineering Conference, EDUCON 2010
Ponencia2007 A switching noise vision of the optimization techniques for low-power synthesis 2007 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, VOLS 1-3
Ponencia2007 Partitioning and characterization of high speed adder structures in deep-submicron technologies VLSI CIRCUITS AND SYSTEMS III
Ponencia2005 A methodology for the characterization of arithmetic circuits on CMOS deep submicron technologies VLSI CIRCUITS AND SYSTEMS II, PTS 1 AND 2
Ponencia2005 Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits VLSI CIRCUITS AND SYSTEMS II, PTS 1 AND 2
Capítulo2005 Formación de profesores noveles en tecnología electrónica: una primera aproximación La formación del profesorado universitario: programa de equipos docentes de la Universidad de Sevilla, curso 2003-2004
Artículo2005 Selective Clock-Gating for Low-Power Synchronous Counters JOURNAL OF LOW POWER ELECTRONICS
Ponencia2003 Switching noise reduction in clock distribution in mixed-mode VLSI circuits VLSI CIRCUITS AND SYSTEMS
Artículo2002 Measurement of the switching activity of cmos digital circuits at the gate level Lecture Notes in Computer Science
Artículo2002 Selective clock-gating for low power/low noise synchronous counters Lecture Notes in Computer Science
Ponencia2001 AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model ICECS 2001: 8TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS, VOLS I-III, CONFERENCE PROCEEDINGS
Ponencia2001 Gate-level simulation of CMOS circuits using the IDDM model ISCAS 2001 - 2001 IEEE International Symposium on Circuits and Systems, Conference Proceedings
Ponencia2001 HALOTIS: High Accuracy LOgic TIming Simulator with inertial and degradation delay model DESIGN, AUTOMATION AND TEST IN EUROPE, CONFERENCE AND EXHIBITION 2001, PROCEEDINGS
Artículo2001 Switching activity evaluation of CMOS digital circuits using logic timing simulation ELECTRONICS LETTERS
Artículo2000 Degradation delay model extension to CMOS gates INTEGRATED CIRCUIT DESIGN, PROCEEDINGS
Ponencia2000 Inertial and Degradation Delay Model for CMOS logic gates ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL I
Artículo2000 Influence of clocking strategies on the design of low switching-noise digital and mixed-signal VLSI circuits INTEGRATED CIRCUIT DESIGN, PROCEEDINGS
Artículo2000 Logical modelling of delay degradation effect in static CMOS gates IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS
Libro2000 Temporización en circuitos integrados digitales CMOS Temporización en circuitos integrados digitales CMOS
Artículo1999 Inertial effect handling method for CMOS digital IC simulation ELECTRONICS LETTERS
Artículo1998 Design and characterisation of a CMOS VLSI self-timed multiplier architecture based on a bit-level pipelined-array structure IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS
Artículo1998 Efficient self-timed circuits based on weak NMOS-trees Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems
Artículo1997 Analysis of metastable operation in a CMOS dynamic D-latch ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING
Artículo1997 CMOS inverter maximum frequency of operation due to digital signal degradation ELECTRONICS LETTERS
Artículo1995 Evaluation of metastability transfer models - an application to an n-bistable CMOS synchronizer International Journal of Electronics
Nota1995 Modular asynchronous arbiter insensitive to metastability IEEE TRANSACTIONS ON COMPUTERS
Ponencia1995 New CMOS VLSI linear self-timed architectures SECOND WORKING CONFERENCE ON ASYNCHRONOUS DESIGN METHODOLOGIES, PROCEEDINGS
Nota1995 SODS - a new cmos differential-type structure IEEE JOURNAL OF SOLID-STATE CIRCUITS
Ponencia1994 Implementación de FIFOs mediante arquitecturas lineales autotemporizadas VLSI Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria
Ponencia1994 Modelos de retraso dinámicos para puertas estáticas CMOS: (basados en la propagación de pulsos) Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria
Ponencia1993 A new faster method for calculating the resolution coefficient of CMOS latches: Design of an optimum latch 1993 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS : PROCEEDINGS, VOLS 1-4 ( ISCAS 93 )
Artículo1993 Arquitectura para el diseño de circuitos autotemporizados bidimensionales. Realización de multiplicadores VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993
Artículo1993 Design, testing and applications of 4-valued pads International Journal of Electronics
Ponencia1993 Fully Digital Redundant Random Number Generator in CMOS Technology ESSCIRC '93: NINETEENTH EUROPEAN SOLID-STATE CIRCUITS CONFERENCE, PROCEEDINGS
Ponencia1993 Modeling of real bistables in VHDL EURO-DAC 93 - EUROPEAN DESIGN AUTOMATION CONFERENCE WITH EURO-VHDL 93 : PROCEEDINGS
Artículo1993 Un nuevo modelo de retraso para puertas lógicas CMOS VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993
Ponencia1993 Workbench for generation of component models European Design Automation Conference - Proceedings
Ponencia1992 A simple binary random number generator: new approaches for CMOS VLSI PROCEEDINGS OF THE 35TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1 AND 2
Ponencia1992 Determinación de coeficienta de resolución en biestables RS CMOS VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas
Artículo1992 Multiple-valued pads for binary chips ELECTRONICS LETTERS
Artículo1992 Redes de interconexión de procesadores con capacidad de tolerancia a fallos VII Congreso de Diseño de Circuitos Integrados: 3, 4 y 5 de noviembre de 1992, Toledo, España : actas
Artículo1992 Simple binary random number generator ELECTRONICS LETTERS
Ponencia1991 Diseño de un generador aleatorio de bit Diseño de circuitos integrados: actas del VI Congreso, Santander, 11/15 de noviembre de 1991
Ponencia1991 Diseño de una familia de pads Diseño de circuitos integrados: actas del VI Congreso, Santander, 11/15 de noviembre de 1991
Artículo1991 METASTABLE OPERATION IN RS FLIP FLOPS International Journal of Electronics

Proyectos

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
01/10/2007 30/09/2010 Investigador/a HIPER: TÉCNICAS DE ALTAS PRESTACIONES PARA LA VERIFICACIÓN Y DISEÑO DE CIRCUITOS DIGITALES CMOS VLSI (TEC2007-61802)
01/03/2006 28/02/2009 Investigador/a DISEÑO DE SISTEMAS DIGITALES MICRO-NANOELECTRÓNICOS DE ALTAS PRESTACIONES (EXC/2005/TIC-635)
13/12/2004 13/12/2007 Investigador/a MODELADO, ESTIMACION Y TECNICAS DE ANALISIS DE ALTA PRECISION A NIVEL LOGICO DEL CONSUMO DE POTENCIA E INTENSIDAD EN CIRCUITOS Y SISTEMAS DIGITALES CMOS VLSI (TEC2004-00840)
28/12/2001 27/12/2004 Investigador/a VERIFICACION Y DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES CMOS VLSI DE BAJO RUIDO DE CONMUTACION PARA APLICACIONES DE SEÑAL MIXTA (TIC2001-2283)
01/03/2006 28/02/2009 Investigador/a SISTEMAS EMPOTRADOS ABIERTOS DE UNIDADES TERMINALES PARA SISTEMAS DE CONTROL INDUSTRIAL (EXC/2005/TIC-1023)
30/12/2016 29/12/2019 Investigador/a Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R) Ministerio De Economía Y Competitividad (Nacional)
28/12/2000 27/12/2003 Responsable MODEL: MODELADO DE LA OPERACION DINAMICA DE COMPONENTES LOGICOS CMOS EN TECNOLOGIAS SUBMICROMICAS PARA ANALISIS DE ALTAS PRESTACIONES (TIC2000-1350)
28/06/2007 29/02/2008 Responsable PTC, PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2007-131)
13/12/2004 12/12/2007 Investigador/a DISEÑO PARA OPTIMIZACION COMBINADA DE RUIDO Y CONSUMO DE POTENCIA DE CIRCUITOS INTEGRADOS CMOS VLSI DIGITALES Y DE SEÑAL MIXTA (TEC2004-01509)
29/02/2000 28/02/2001 Responsable TEMPORIZACIÓN EN CIRCUITOS INTEGRADOS DIGITALES CMOS (TXT98-1693)

Contratos

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
27/09/2002 31/12/2002 Investigador/a MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-035/03)
01/09/1999 31/12/1999 Investigador/a MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (ESPRIT 25213-TARDIS) (OG-063/00)