Jorge Juan Chico

Profesor Titular de Universidad
jjchico@us.es
Área de conocimiento: Tecnología Electrónica
Departamento: Tecnología Electrónica
Grupo: INVESTIGACIÓN Y DESARROLLO DIGITAL (TIC-204)
Prog. doctorado: Programa de Doctorado en Ingeniería Informática (RD. 99/2011)
Tipo Año Título Fuente
Artículo2020 Address-encoded byte order MICROPROCESSORS AND MICROSYSTEMS
Artículo2020 Using the complement of the cosine to compute trigonometric functions EURASIP JOURNAL ON ADVANCES IN SIGNAL PROCESSING
Artículo2019 High-Performance Time Server Core for FPGA System-on-Chip ELECTRONICS
Artículo2017 Minimalistic SDHC-SPI hardware reader module for boot loader applications MICROELECTRONICS JOURNAL
Ponencia2015 EvercodeML: A formal language for SoC integration Proceedings of the electronic system level synthesis conference
Artículo2013 NanoFS: a hardware-oriented file system ELECTRONICS LETTERS
Ponencia2013 Network Time Synchronization: A Full Hardware Approach INTEGRATED CIRCUIT AND SYSTEM DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION
Artículo2012 Long-term on-chip verification of systems with logical events scattered in time MICROPROCESSORS AND MICROSYSTEMS
Ponencia2012 Methodology updating experience in basic digital electronics teaching Proceedings - 2012 Technologies Applied to Electronics Teaching, TAEE 2012
Artículo2011 Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT
Ponencia2011 Python as a hardware description language: A case study Proceedings of the 2011 7th Southern Conference on Programmable Logic, SPL 2011
Artículo2011 Studying the viability of static complementary metal-oxide-semiconductor gates with a large number of inputs when using separate transistor wells JOURNAL OF LOW POWER ELECTRONICS
Artículo2010 Comprehensive analysis on the internal power dissipation of static CMOS cells in ultra-deep sub-micron technologies JOURNAL OF LOW POWER ELECTRONICS
Ponencia2010 Design and implementation of a suitable core for on-chip long-term verification 2010 International Symposium on Industrial Embedded Systems, SIES 2010 - Conference Proceedings
Ponencia2009 Delay and power consumption of static Bulk-CMOS gates using independent bodies DTIS: 2009 4TH IEEE INTERNATIONAL CONFERENCE ON DESIGN & TECHNOLOGY OF INTEGRATED SYSTEMS IN NANOSCALE ERA, PROCEEDINGS
Ponencia2009 EFFICIENT TECHNIQUES AND METHODOLOGIES FOR EMBEDDED SYSTEM DESIGN USIGN FREE HARDWARE AND OPEN STANDARDS FPL: 2009 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS
Ponencia2009 Implementación sobre FPGA de un cliente SNTP de bajo coste y alta precisión Actas de las IX Jornadas de computación reconfigurable y aplicaciones: Universidad de Alcalá, Departamento de Electrónica, Alcalá de Henares, 9-11 septiembre, 2009
Ponencia2009 Power dissipation associated to internal effect transitions in static CMOS gates INTEGRATED CIRCUIT AND SYSTEMS DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION
Ponencia2009 Usando Python como HDL: estudio comparativo de resultados basado en el desarrollo de un periférico real Actas de las IX Jornadas de computación reconfigurable y aplicaciones: Universidad de Alcalá, Departamento de Electrónica, Alcalá de Henares, 9-11 septiembre, 2009
Ponencia2008 Building a SoC for industrial applications based on LEON microprocessor and a GNU/Linux distribution 2008 IEEE INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS, VOLS 1-5
Ponencia2008 Design and Implementation of a SNTP Client on FPGA 2008 IEEE INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS, VOLS 1-5
Ponencia2008 Digital Data Processing peripheral design for an embedded application based on the MicroBlaze soft core 2008 4TH SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC, PROCEEDINGS
Ponencia2007 Automatic logic synthesis for parallel alternating latches clocking schemes VLSI CIRCUITS AND SYSTEMS III
Ponencia2007 Design of a FFT/IFFT module as an IP core suitable for embedded systems 2007 INTERNATIONAL SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS
Capítulo2007 Efficient and fast current curve estimation of CMOS digital circuits at the logic level Lecture Notes in Computer Science
Artículo2007 Improving the performance of static CMOS gates by using independent bodies JOURNAL OF LOW POWER ELECTRONICS
Ponencia2007 Static power consumption in CMOS gates using independent bodies INTEGRATED CIRCUIT AND SYSTEM DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION
Artículo2006 Accurate Logic-Level Current Estimation for Digital CMOS Circuits JOURNAL OF LOW POWER ELECTRONICS
Artículo2006 Automated performance evaluation of skew-tolerant clocking schemes International Journal of Electronics
Ponencia2006 Efficient design and implementation on FPGA of a MicroBlaze peripheral for processing direct electrical networks measurements Industrial Embedded Systems - IES'2006
Ponencia2005 Algorithms to get the maximum operation frequency for skew-tolerant clocking schemes VLSI CIRCUITS AND SYSTEMS II, PTS 1 AND 2
Artículo2005 Application of internode model to global power consumption estimation in SCMOS gates INTEGRATED CIRCUIT AND SYSTEM DESIGN
Ponencia2005 Halotis - High accurate logic timing simulator 2005 PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS, VOLS 1 AND 2, PROCEEDINGS
Artículo2005 Logic-level fast current simulation for digital CMOS circuits INTEGRATED CIRCUIT AND SYSTEM DESIGN
Ponencia2005 Optimization techniques for dynamic behavior modeling of digital CMOS VLSI circuits in nanometric technologies 2005 PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS, VOLS 1 AND 2, PROCEEDINGS
Editorial2005 Power and timing modelling, optimisation and simulation IEE PROCEEDINGS-COMPUTERS AND DIGITAL TECHNIQUES
Artículo2004 Signal sampling based transition modeling for digital gates characterization INTEGRATED CIRCUIT AND SYSTEM DESIGN
Artículo2003 Aprendizaje Interdisciplinar de la Electrónica y la Comunicaciones Revista de Enseñanza Universitaria
Artículo2003 Computational delay models to estimate the delay of floating cubes in CMOS circuits INTEGRATED CIRCUIT AND SYSTEM DESIGN
Ponencia2003 Internode: internal node logic computational model 36TH ANNUAL SIMULATION SYMPOSIUM, PROCEEDINGS
Ponencia2002 Characterization of normal propagation delay for delay degradation model (DDM) Lecture Notes in Computer Science
Artículo2002 Measurement of the switching activity of CMOS digital circuits at the gate level Lecture Notes in Computer Science
Ponencia2001 AUTODDM: AUTOmatic characterization tool for the Delay Degradation Model ICECS 2001: 8TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS, VOLS I-III, CONFERENCE PROCEEDINGS
Ponencia2001 Gate-level simulation of CMOS circuits using the IDDM model ISCAS 2001 - 2001 IEEE International Symposium on Circuits and Systems, Conference Proceedings
Ponencia2001 HALOTIS: High Accuracy LOgic TIming Simulator with inertial and degradation delay model DESIGN, AUTOMATION AND TEST IN EUROPE, CONFERENCE AND EXHIBITION 2001, PROCEEDINGS
Artículo2001 Switching activity evaluation of CMOS digital circuits using logic timing simulation ELECTRONICS LETTERS
Artículo2000 Degradation delay model extension to CMOS gates INTEGRATED CIRCUIT DESIGN, PROCEEDINGS
Ponencia2000 Inertial and Degradation Delay Model for CMOS logic gates ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL I
Artículo2000 Influence of clocking strategies on the design of low switching-noise digital and mixed-signal VLSI circuits INTEGRATED CIRCUIT DESIGN, PROCEEDINGS
Artículo2000 Logical modelling of delay degradation effect in static CMOS gates IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS
Libro2000 Temporización en circuitos integrados digitales CMOS Temporización en circuitos integrados digitales CMOS
Artículo1999 Aprendiendo a diseñar circuitos integrados digitales mediante el uso del ordenador Revista de Enseñanza Universitaria
Artículo1999 Inertial effect handling method for CMOS digital IC simulation ELECTRONICS LETTERS
Artículo1997 Analysis of metastable operation in a CMOS dynamic D-latch ANALOG INTEGRATED CIRCUITS AND SIGNAL PROCESSING
Artículo1997 CMOS inverter maximum frequency of operation due to digital signal degradation ELECTRONICS LETTERS

Proyectos de Investigación

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
01/10/2007 30/09/2011 Responsable HIPER: Técnicas de altas prestaciones para la verificación y diseño de circuitos digitales CMOS VLSI (TEC2007-61802) Ministerio de Educación y Ciencia (Nacional)
17/07/2012 31/12/2015 Responsable Red IntelIgeNte de fácil desplieGue para la vida independiente de nuestros mayores (RIING) (IPT-2012-0645-300000) Ministerio de Economía y Competitividad (Nacional)
01/03/2006 28/02/2009 Investigador/a Diseño de sistemas digitales micro-nanoelectrónicos de altas prestaciones (EXC/2005/TIC-635) Junta de Andalucía (Plan Andaluz de Investigación) (Autonómico)
01/01/2012 31/12/2015 Responsable Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936) Ministerio de Ciencia e Innovación (Nacional)
01/03/2006 28/02/2009 Investigador/a Sistemas Empotrados Abiertos de Unidades Terminales para Sistemas de Control Industrial (EXC/2005/TIC-1023) Junta de Andalucía (Plan Andaluz de Investigación) (Autonómico)
10/07/2008 28/02/2009 Investigador/a SEPIC, Sistemas empotrados para infraestructuras críticas (TSI-020100-2008-258) Ministerio de Industria, Turismo y Comercio (Nacional)
13/01/2009 31/12/2013 Investigador/a Interfaz Multimodal Inalámbrica (P08-TIC-03631) Junta de Andalucía - Consejería de Innovación, Ciencia y Empresas (Autonómico)
01/01/2018 30/09/2021 Responsable Sistemas de Inicio Avanzados y Sincronización Temporal de Alta Precisión para Iot (TIN2017-89951-P) Ministerio de Economía y Competitividad (Nacional)

Contratos

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
22/07/2003 31/12/2003 Investigador/a Microelectrónica: tecnología, diseño y test (OG-084/04) Consejo Superior de Investigaciones Científicas (CSIC) (Nacional)
17/07/1998 31/12/1998 Investigador/a MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-007/99)
27/09/2002 31/12/2002 Investigador/a Microelectrónica: tecnología, diseño y test (OG-035/03) Consejo Superior de Investigaciones Científicas (CSIC) (Nacional)
17/07/1998 31/12/1998 Investigador/a MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-006/99)
09/01/2007 09/04/2009 Investigador/a Red General de Posicionamiento (P022-06/E16) Guadaltel S.A. (Local)
17/07/1998 31/12/1998 Investigador/a MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-008/99)
04/01/2005 31/03/2005 Investigador/a Microelectrónica: tecnología, diseño y test (OG-125/05) Consejo Superior de Investigaciones Científicas (CSIC) (Nacional)
17/07/1998 31/12/1998 Investigador/a MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-005/99)

Ayudas

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
16/03/2009 16/06/2009 Responsable HardTIME: diseño de hardware de clientes y servidores de hora para aplicaciones de sincronismo de alta precisión (OTRI/08-FCIE45) Universidad de Sevilla (Oficina de Transferencia de Resultados de Investigación) (Local)