Ver Investigador - - Prisma - Unidad de Bibliometría

Ignacio García Vargas

Profesor Contratado Doctor
iggv@us.es
Área de conocimiento: Arquitectura y Tecnología de Computadores
Departamento: Arquitectura y Tecnología de Computadores
Grupo: Sin Grupo
Instituto de Inv.: I3US
Prog. doctorado: Programa de Doctorado en Ingeniería Informática (RD. 99/2011)
Tipo Año Título Fuente
Artículo2023 A New Approach for Implementing Finite State Machines with Input Multiplexing ELECTRONICS
Artículo2023 Mapping outputs and states encoding bits to outputs using multiplexers in finite state machine implementations ELECTRONICS
Artículo2022 Mapping arbitrary logic functions onto carry chains in FPGAs ELECTRONICS
Artículo2022 Optimization based on the minimum maximal k-partial-matching problem of finite states machines with input multiplexing DESIGN AUTOMATION FOR EMBEDDED SYSTEMS
Artículo2021 Methodology for distributed-ROM-based implementation of finite state machines IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS
Artículo2018 High-Performance Architecture for Binary-Tree-Based Finite State Machines IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS
Artículo2016 Minimum maximum reconfiguration cost problem OPTIMIZATION LETTERS
Artículo2015 Finite State Machines With Input Multiplexing: A Performance Study IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS
Artículo2015 High-Speed and Area-Efficient Reconfigurable Multiplexer Bank for RAM-Based Finite State Machine Implementations JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS
Artículo2013 The minimum maximal k-partial-matching problem OPTIMIZATION LETTERS
Artículo2012 Finite Virtual State Machines IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS
Ponencia2007 FPGA-based implementation of RAM with asymmetric port widths for run-time reconfiguration 2007 14TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS, VOLS 1-4
Ponencia2007 ROM-based finite state, machine implementation in low cost FPGAs 2007 IEEE INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS, PROCEEDINGS, VOLS 1-8
Libro2004 Prácticas de fundamentos de informática para ingeniería industrial Prácticas de fundamentos de informática para ingeniería industrial
Libro2004 Problemas de fundamentos de informática para ingeniería industrial Problemas de fundamentos de informática para ingeniería industrial
Artículo2004 ROM-based FSM implementation using input multiplexing in FPGA devices ELECTRONICS LETTERS
Ponencia2003 Synthetic generation of address-events for real-time image processing ETFA 2003: IEEE CONFERENCE ON EMERGING TECHNOLOGIES AND FACTORY AUTOMATION, PROCEEDINGS
Artículo1999 SIRENA: A CAD environment for behavioural modelling and simulation of VLSI cellular neural network chips INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS
Ponencia1997 An algorithm for numerical reference generation in symbolic analysis of large analog circuits EUROPEAN DESIGN & TEST CONFERENCE - ED&TC 97, PROCEEDINGS
Ponencia1994 SIRENA: A simulation environment for CNNs Proceedings of the IEEE International Workshop on Cellular Neural Networks and their Applications

Proyectos de Investigación

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
13/04/2007 12/04/2010 Investigador/a Navegación semi-autónoma de sillas de ruedas mediante sensado externo (P06-TIC-02298) Junta de Andalucía (Plan Andaluz de Investigación) (Autonómico)
01/10/2006 31/12/2009 Investigador/a AmbienNet. Soporte a la navegación de sillas de ruedas en ambientes inteligentes (TIN2006-15617-C03-03) Ministerio de Educación y Ciencia (Nacional)
15/11/2003 15/11/2006 Investigador/a Sistema de visión multi-chip address-event-representation para plataforma robótica (TIC2003-08164-C03-02) Ministerio de Ciencia y Tecnología (Nacional)

Contratos

Fecha de inicio Fecha de fin Rol Denominación Agencia financiadora
31/12/2002 31/12/2007 Investigador/a Diseño de un sistema que conecte el bus PCI con el bus AER (OG-021/03) Consejo Superior de Investigaciones Científicas (Instituto de Microelectrónica de Sevilla) (Desconocido)

Patentes

Nº Solicitud Fecha Solicitud Fecha Concesión Nombre
P201400907 05/01/2014 19/08/2016 Reconocedor reconfigurable de patrones de bits basado en jerarquía de memoria