Circuitos y Arquitecturas con Dispositivos Steep Slope para Aplicaciones de muy Bajo Consumo de Potencia

Referencia: TEC2017-87052-P

Tipo: Proyecto de investigación
Programa financiador: Plan Estatal 2013-2016 Excelencia - Proyectos I+D
Entidad financiadora: Ministerio de Economía y Competitividad
Ámbito: Nacional
Convocatoria competitiva:
Fecha de inicio: 01/01/2018
Fecha de fin: 30/06/2021
Participantes en la financiación
Nombre Rol
Avedillo de Juan, María José Responsable
Jiménez Través, Manuel Investigador/a
Núñez Martínez, Juan Investigador/a
Quintana Toledo, José María Responsable
Publicaciones relacionadas
Tipo Año Título Fuente
Artículo 2022 Gate-level design methodology for side-channel resistant logic styles using TFETs IEEE Embedded Systems Letters
Artículo 2021 Design and analysis of secure emerging crypto-hardware using HyperFET devices IEEE Transactions on Emerging Topics in Computing
Artículo 2021 Insights into the dynamics of coupled VO2 oscillators for ONNs IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS
Artículo 2020 Approaching the design of energy recovery logic circuits using TFETs IEEE TRANSACTIONS ON NANOTECHNOLOGY
Artículo 2020 Phase transition device for phase storing IEEE TRANSACTIONS ON NANOTECHNOLOGY
Artículo 2020 Projection of dual-rail dpa countermeasures in future finfet and emerging tfet technologies ACM Journal on Emerging Technologies in Computing Systems
Artículo 2019 Power and speed evaluation of hyper-FET circuits IEEE ACCESS
Artículo 2018 Phase transition FETs for improved dynamic logic gates IEEE ELECTRON DEVICE LETTERS
Nota: la fuente de financiación de las publicaciones se ha obtenido de WOS