Circuitos y Arquitecturas con Dispositivos Steep Slope para Aplicaciones de muy Bajo Consumo de Potencia

Referencia: TEC2017-87052-P

Tipo: Proyecto de investigación
Programa financiador: Plan Estatal 2013-2016 Excelencia - Proyectos I+D
Entidad financiadora: Ministerio de Economía y Competitividad
Ámbito: Nacional
Convocatoria competitiva:
Fecha de inicio: 01/01/2018
Fecha de fin: 30/06/2021
Miembros del Proyecto de investigación
Nombre Rol
Quintana Toledo, José María Responsable
Avedillo de Juan, María José Responsable
Jiménez Través, Manuel Investigador/a
Nuñez Martínez, Juan Investigador/a
Publicaciones del Proyecto de investigación
Tipo Año Título Fuente
Artículo 2019 Power and Speed Evaluation of Hyper-FET Circuits IEEE ACCESS
Artículo 2018 Phase Transition FETs for Improved Dynamic Logic Gates IEEE ELECTRON DEVICE LETTERS
Nota: la fuente de financiación de las publicaciones se ha obtenido de WOS