Arquitecturas y Circuitos con Rtds para Aplicaciones Lógicas y no Lineales

Referencia: TEC2010-18937

Tipo: Proyecto de investigación
Programa financiador: Plan Nacional del 2010
Entidad financiadora: Ministerio de Ciencia e Innovación
Ámbito: Nacional
Convocatoria competitiva:
Fecha de inicio: 01/01/2011
Fecha de fin: 31/12/2014
Miembros del Proyecto de investigación
Nombre Rol
Avedillo de Juan, María José Responsable
Nuñez Martínez, Juan Investigador/a
Romeira, Bruno Investigador/a
Calvo Gallego, Elisa Investigador/a
Quintana Toledo, José María Investigador/a
Figueiredo, José Investigador/a
Quintero Álvarez, Hector Javier Investigador/a
Publicaciones del Proyecto de investigación
Tipo Año Título Fuente
Artículo 2014 Experimental Validation of a Two-Phase Clock Scheme for Fine-Grained Pipelined Circuits Based on Monostable to Bistable Logic Elements IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS
Artículo 2013 Novel pipeline architectures based on Negative Differential Resistance devices MICROELECTRONICS JOURNAL
Ponencia 2013 Two-phase MOBILE interconnection schemes for ultra-grain pipeline applications INTEGRATED CIRCUIT AND SYSTEM DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION
Ponencia 2012 Bifurcation Diagrams in MOS-NDR Frequency Divider Circuits 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS)
Artículo 2012 Domino inspired MOBILE networks ELECTRONICS LETTERS
Artículo 2012 Two-Phase RTD-CMOS Pipelined Circuits IEEE TRANSACTIONS ON NANOTECHNOLOGY
Ponencia 2011 Evaluation of MOBILE-based gate-level pipelining augmenting CMOS with RTDs VLSI CIRCUITS AND SYSTEMS V
Artículo 2011 RTD-CMOS Pipelined Networks for Reduced Power Consumption IEEE TRANSACTIONS ON NANOTECHNOLOGY
Artículo 2011 Simplified single-phase clock scheme for MOBILE networks ELECTRONICS LETTERS
Nota: la fuente de financiación de las publicaciones se ha obtenido de WOS